Qwenputer：在 Qwen3.5 权重中编译出可运行的 RISC-V CPU

作者 Divyansh Agrawal 发布 Qwenputer，在 Qwen3.5 4B 的权重中编译进一个 32 位 RISC-V CPU（RV32IM 加 Zba 扩展），用模型的 Gated DeltaNet 层状态充当 RAM，无需外部运行时或工具调用即可运行算术、C 和 MicroPython 代码。