Qwen4-27B 的 4 路并行残差流架构改动

vllm-xpu-kernels 今日出现一项 PR，显示 Qwen4-27B 可能采用 4 路并行残差流，在固定 27B 参数预算下提升信息流与表示密度。该 PR 页面随后显示 404，原作者据此推测其或可增强多步推理、编程和推理一致性，但尚无明确发布主体。